Tiếp tục thực hiện thoả thuận hợp tác đào tạo và nghiên cứu đã ký kết giữa Hãng Synopsys và Trường Đại học Công nghệ, từ ngày 15/3 đến ngày 19/3/2010, tại Phòng thí nghiệm mục tiêu Hệ thống tích hợp thông minh (SIS Lab) Hãng Synopsys đã cử chuyên gia đào tạo cán bộ và sinh viên nhà trường sử dụng các công cụ hỗ trợ thiết kế vi mạch tích hợp - công đoạn Back-End. Đợt đào tạo 5 ngày này tập trung vào các công cụ tổng hợp phần cứng và thực thi layout (Design Compiler và IC Compiler).

Tham gia đợt đào tạo này có cán bộ của Phòng thí nghiệm Thiết kế vi mạch tích hợp VLSI (VSD Lab) thuộc Phòng thí nghiệm mục tiêu SIS và nghiên cứu sinh, các học viên và sinh viên đang làm việc tại phòng thí nghiệm.