VNU Key Laboratory for Smart Integrated Systems Innovation for Future

11th IEEE Latin-American Test Workshop
(LATW 2010)
March 28-31, 2010
Barradas Hotel, Punta del Este, Uruguay

Nhóm nghiên cứu về Thiết kế mạch tích hợp (VSD Group), Phòng thí nghiệm mục tiêu Hệ thống tích hợp thông minh (PTN SIS), thông báo tuyển sinh viên K51, K52 làm thực tập nghiên cứu khoa học, khoá luận tốt nghiệp tại phòng thí nghiệm trong năm học 2009-2010 với các tiêu chí sau đây:

• Định hướng nghiên cứu: Lập trình thiết kế chip có độ tích hợp cao VLSI (FPGA/ASIC) cho một số ứng dụng đa phương tiện (mã hoá / giải mã tín hiệu video / hình ảnh).

• Số lượng tuyển: 03 sinh viên K51, 05 sinh viên K52.

1. Điều kiện cần

- Nắm vững kiến thức về: thiết kế điện tử số, kiến trúc máy tính.

- Có kỹ năng lập trình khá với một trong các ngôn ngữ sau: C/C++, VHDL.

- Có điểm trung bình năm học 2008-2009: đạt loại Khá trở lên.

- Có khả năng đọc tài liệu tiếng Anh.

- Có tinh thần làm việc nghiêm túc.